Skip navigation
Use este identificador para citar ou linkar para este item: http://repositorio.unb.br/handle/10482/23599
Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
2017_BeatrizOliveiraCâmaradaFé.pdf5,1 MBAdobe PDFVisualizar/Abrir
Registro completo de metadados
Campo DCValorIdioma
dc.contributor.advisorGuimarães, Janaína Gonçalves-
dc.contributor.authorFé, Beatriz Oliveira Câmara da-
dc.date.accessioned2017-05-29T22:46:22Z-
dc.date.available2017-05-29T22:46:22Z-
dc.date.issued2017-05-29-
dc.date.submitted2017-03-08-
dc.identifier.citationFÉ, Beatriz Oliveira Câmara da. Roteador nanoeletrônico para redes-em-chip baseado em transistores monoelétron. 2017. xiii, 75 f., il. Dissertação (Mestrado em Engenharia Elétrica)—Universidade de Brasília, Brasília, 2017.pt_BR
dc.identifier.urihttp://repositorio.unb.br/handle/10482/23599-
dc.descriptionDissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2017.pt_BR
dc.description.abstractA contínua miniaturização do tamanho dos transistores abriu espaço para inovações tecnológicas e novas abordagens de desenvolvimento de sistemas. Dentre estas inovações pode-se destacar a tecnologia nanoeletrônica e os sistemas-em-chip (SoC). Os SoCs são limitados pelas suas interconexões e a abordagem de redes-em-chip (NoC) provê uma solução flexível e expansível para esse problema. O roteador é o módulo central na NoC e novas arquiteturas estão sendo desenvolvidas para melhor atender as necessidades de um SoC, que incluem baixo consumo de potência e menor área ocupada possível. Por sua vez o transistor monoelétron (SET) é um dispositivo Nanoeletrônico que ocupa uma pequena área e dissipa pouca potência, sendo ideal para o desenvolvimento de um roteador nanoeletrônico. Este trabalho propõe uma arquitetura digital de um roteador para NoC com topologia Mesh completamente baseado na tecnologia SET. São propostos módulos digitais básicos baseados na tecnologia SET, compilados em uma biblioteca para LTspice, e novas arquiteturas de uma memória SRAM e um registrador FIFO. Ao final os resultados serão comparados com a tecnologia CMOS, evidenciando as vantagens do roteador nanoeletrônico.pt_BR
dc.language.isoPortuguêspt_BR
dc.rightsAcesso Abertopt_BR
dc.titleRoteador nanoeletrônico para redes-em-chip baseado em transistores monoelétronpt_BR
dc.typeDissertaçãopt_BR
dc.subject.keywordNanoeletrônicapt_BR
dc.subject.keywordSistemas em chippt_BR
dc.subject.keywordDesenvolvimento de sistemaspt_BR
dc.subject.keywordArquitetura digitalpt_BR
dc.subject.keywordRedes-em-chippt_BR
dc.rights.licenseA concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor com as seguintes condições: Na qualidade de titular dos direitos de autor da publicação, autorizo a Universidade de Brasília e o IBICT a disponibilizar por meio dos sites www.bce.unb.br, www.ibict.br, http://hercules.vtls.com/cgi-bin/ndltd/chameleon?lng=pt&skin=ndltd sem ressarcimento dos direitos autorais, de acordo com a Lei nº 9610/98, o texto integral da obra disponibilizada, conforme permissões assinaladas, para fins de leitura, impressão e/ou download, a título de divulgação da produção científica brasileira, a partir desta data.pt_BR
dc.identifier.doihttp://dx.doi.org/10.26512/2017.03.D.23599-
dc.contributor.advisorcoCamargo, José-
dc.description.abstract1The continued reduction in transistor size has made room for technological innovations and new approaches to system development. Among these innovations the nanoelectronic technology and systems-on-chip (SoC) can be highlighted. SoCs are limited by their interconnections, and the network-on-chip (NoC) approach provides a flexible and scalable solution to this problem. The router is the central module in NoC and new architectures are being developed to better meet the needs of a SoC, which include low power consumption and the smallest possible occupied area. In turn, the single-electron transistor (SET) is a nanoelectronic device that occupies a small area and dissipates low power, being ideal for the development of a nanoelectronic router. This work proposes a complete nanoelectronic circuit for an information router aiming at NoCs with Mesh topology. Basic digital modules based on the SET technology and new architectures of an SRAM memory and a FIFO register are proposed. At the end the results will be compared with the CMOS technology and the advantages of the nanoelectronic router will become evident.pt_BR
dc.description.unidadeFaculdade de Tecnologia (FT)pt_BR
dc.description.unidadeDepartamento de Engenharia Elétrica (FT ENE)pt_BR
dc.description.ppgPrograma de Pós-Graduação em Engenharia Elétricapt_BR
Aparece nas coleções:Teses, dissertações e produtos pós-doutorado

Mostrar registro simples do item Visualizar estatísticas



Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.