Hardware dedicado à proteção diferencial de transformadores de potência

Abstract

Apresentam-se nessa dissertação os resultados da primeira implementação em hardware dos algoritmos de proteção diferencial de transformadores pesquisados no âmbito do Laboratório de Proteção de Sistemas Elétricos – LAPSE da Universidade de Brasília. Foram desenvolvidos dois dispositivos: um hardware microprocessado e um SOC (System on a Chip) em FPGA (Field Programmable Gate Array). Por intermédio de casos simulados no software ATP (Alternative Transient Program), foram testados os comportamentos das funções diferenciais de fase (87T), de sequência negativa (87Q) e de falta à terra restrita (87REF), bem como o bloqueio por harmônicos capaz de detectar correntes de inrush. Os resultados obtidos indicam desempenho satisfatório no que concerne à velocidade e robustez verificados em dispositivos disponíveis no mercado. Além disso, o trabalho desenvolvido apresenta metodologia de desenvolvimento de hardware que pode ser aplicada a outros algoritmos de proteção de sistemas de potência desenvolvidos no LAPSE, além da proteção diferencial de transformadores, permitindo a verificação de suas eficácias frente a situações reais ou simuladas.