Arquiteturas de hardware para aceleração de algoritmos de controle preditivo não-linear

Abstract

O Controle Preditivo Baseado em Modelos (MPC) é uma técnica avançada de controle que vem ganhando espaço tanto na academia quanto na indústria ao longo das últimas décadas. O fato de incorporar restrições em sua lei de controle e de poder ser aplicada tanto para sistemas lineares simples quanto para sistemas não-lineares complexos com múltiplas entradas e múltiplas saídas tornam seu emprego bastante atraente. Porém, seu alto custo computacional muitas vezes impede sua aplicação a sistemas com dinâmicas rápidas, principalmente a sistemas não-lineares embarcados onde há restrições computacionais e de consumo de energia. Baseado nisso, este trabalho se propõe a desenvolver algoritmos e arquiteturas em hardware capazes de viabilizar a aplicação do Controle Preditivo Não-Linear (NMPC) para sistemas embarcados. Duas abordagens são desenvolvidas ao longo do trabalho. A primeira aplica técnicas de aprendizado de máquina utilizando Redes Neurais Artificiais (RNAs) e Máquinas de Vetor de Suporte (SVMs) para criar soluções que aproximam o comportamento do NMPC em hardware. Neste caso, técnicas para o treinamento das RNAs e SVMs são exploradas com o intuito de generalizar uma solução capaz de lidar com uma ampla faixa de referências de controle. Em seguida, arquiteturas de hardware em ponto-flutuante para a implementação de RNAs do tipo RBF (Radial Basis Functions) e SVMs são desenvolvidas juntamente com configurador automático capaz de gerar os códigos VHDL (VHSIC Hardware Description Language) das respectivas arquiteturas baseado nos resultados de treinamento e sua topologia. As arquiteturas resultantes são testadas em um FPGA (Field-Programmable Gate Array) de baixo custo e são capazes de computar soluções em menos de 1 s. Na segunda abordagem, o algoritmo heurístico de Otimização por Enxame de Partículas (PSO), é estudado e adaptado para etapa de busca da sequência de controle ótima do NMPC. Dentre as modificações estão incluídas a adição de funções de penalização para obedecer às restrições de estados do sistema, o aprimoramento da técnica KPSO (Knowledge-Based PSO), denominada KPSO+SS, onde resultados de períodos de soluções de períodos amostragem anteriores são combinados com informações sobre o sinal de controle em estado estacionário e seus valores máximos e mínimos para agilizar a busca pela solução ótima. Mais uma vez, arquiteturas de hardware em ponto-flutuante são desenvolvidas para viabilizar a aplicação do controlador NMPC-PSO a sistemas embarcados. Um gerador de códigos da solução NMPC-PSO é proposto para permitir a aplicação da mesma arquitetura a outros sistemas. Em seguida, a solução é testada para o procedimento de swing-up do pêndulo invertido utilizando uma plataforma hardware-inthe- loop (HIL) e apresentou bom desempenho em tempo-real calculando a solução em menos de 3 ms. Finalmente, a solução NMPC-PSO é validada em um sistema de pêndulos gêmeos e outro sistema de controle de atitudes de um satélite.