Skip navigation
Use este identificador para citar ou linkar para este item: http://repositorio.unb.br/handle/10482/41217
Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
2021_BrunoAlmeidadaSilva.pdf6,57 MBAdobe PDFVisualizar/Abrir
Título: A manycore vision processor architecture for embedded applications
Autor(es): Silva, Bruno Almeida da
Orientador(es): Silva, Jones Yudi Mori Alves da
Assunto: Multiprocessadores em chip
Redes intra-chip
Processamento de imagens - técnicas digitais
Visão computacional
Data de publicação: 21-Jun-2021
Referência: SILVA, Bruno Almeida da. A manycore vision processor architecture for embedded applications. 2021. 82 f., il. Dissertação (Mestrado em Sistemas Mecatrônicos)—Universidade de Brasília, Brasília, 2021.
Resumo: Sistemas de Processamento de Imagem e Visão Computacional agora estão cada vez mais difundidos na tecnologia, permitindo aplicações para Sistemas Ciberfísicos, a Internet das Coisas, Realidade Aumentada, e Indústria 4.0. Essas aplicações trazem consigo a necessidade de Smart Cameras para processamento de imagens e vídeos localmente e em tempo real. No entanto, soluções comerciais de câmeras não são capazes de lidar com a grande quantidade de dados que precisa ser processada em curtos períodos de tempo nesses tipos de aplicação. Neste trabalho, mostramos o design e implementação de uma arquitetura multi-núcleo para ser usada nessas Smart Cameras, podendo ser classificada como um processador de visão. Com exploração massiva de paralelismo e características específicas para aplicações em Visão Computacional, nossa arquitetura é composta de Elementos de Processamento distribuídos e memórias conectadas via uma Rede Intra-chip. A arquitetura foi implementada como um FPGA overlay, focando na otimização do uso de hardware. A arquitetura parametrizada foi caracterizada por sua ocupação do hardware, frequência máxima de operação, taxa de processamento de quadros e consumo de energia. Configurações diferentes, de um até quatrocentos Elementos de Processamento, foram implementadas e comparadas com diversos trabalhos da literatura. Uma cadeia completa de Processamento de Imagens e Visão Computacional foi implementada para validar a arquitetura proposta, incluindo um sistema de aquisição de imagens com câmera. Estimou-se o consumo de energia da nossa arquitetura usando componentes próprios para medição de energia já presentes no kit FPGA. Os resultados mostram que a arquitetura proposta foi bem-sucedida em aliar programabilidade com performance, sendo uma alternativa adequada para futuras Smart Cameras. Sendo este trabalho uma prova de conceito totalmente funcional, muitas melhorias podem ser feitas, sendo sugeridas como trabalhos futuros.
Abstract: Real-Time Image Processing and Computer Vision systems are now in the mainstream of technologies enabling applications for Cyber-Physical Systems, Internet of Things, Augmented Reality, and Industry 4.0. These applications bring the need for Smart Camera for local real-time processing of images and videos. However, the massive amount of data to be processed within short deadlines cannot be handled by most commercial cameras. In this work, we show the design and implementation of a many-core vision processor architecture to be used in Smart Cameras. With massive parallelism exploration and application-specific characteristics, our architecture is composed of distributed Processing Elements and Memories connected through a Network-on Chip. The architecture was implemented as an FPGA overlay, focusing on optimized hardware utilization. The parameterized architecture was characterized by its hardware occupation, maxi mum operating frequency, processing frame rate, and power consumption. Different configura tions ranging from one to four hundred Processing Elements were implemented and compared to several works from the literature. A complete Image Processing and Computer Vision process ing chain is implemented to validate the proposed architecture, including a camera acquisition scheme. This work also measures the power consumption of our architecture using built-in power monitoring components. The results show that the proposed architecture successfully allies pro grammability and performance, being a suitable alternative for future Smart Cameras. As this work is a functional proof of concept, there are many possible improvements suggested for future works.
Unidade Acadêmica: Faculdade de Tecnologia (FT)
Departamento de Engenharia Mecânica (FT ENM)
Informações adicionais: Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2021.
Programa de pós-graduação: Programa de Pós-Graduação em Sistemas Mecatrônicos
Licença: A concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor com as seguintes condições: Na qualidade de titular dos direitos de autor da publicação, autorizo a Universidade de Brasília e o IBICT a disponibilizar por meio dos sites www.bce.unb.br, www.ibict.br, http://hercules.vtls.com/cgi-bin/ndltd/chameleon?lng=pt&skin=ndltd sem ressarcimento dos direitos autorais, de acordo com a Lei nº 9610/98, o texto integral da obra disponibilizada, conforme permissões assinaladas, para fins de leitura, impressão e/ou download, a título de divulgação da produção científica brasileira, a partir desta data.
Agência financiadora: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES).
Aparece nas coleções:Teses, dissertações e produtos pós-doutorado

Mostrar registro completo do item Visualizar estatísticas



Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.